| Vulnerability analysis of trivium fpga implementations FE Potestad-Ordóñez, CJ Jiménez-Fernández, M Valencia-Barrero IEEE Transactions on Very Large Scale Integration (VLSI) Systems 25 (12 …, 2017 | 26 | 2017 |
| Fault attack on FPGA implementations of Trivium stream cipher FE Potestad-Ordóñez, CJ Jiménez-Fernández, M Valencia-Barrero 2016 IEEE International Symposium on Circuits and Systems (ISCAS), 562-565, 2016 | 19 | 2016 |
| Gate-level hardware countermeasure comparison against power analysis attacks E Tena-Sánchez, FE Potestad-Ordóñez, CJ Jiménez-Fernández, ... Applied Sciences 12 (5), 2390, 2022 | 10 | 2022 |
| Breaking Trivium stream cipher implemented in ASIC using experimental attacks and DFA FE Potestad-Ordóñez, M Valencia-Barrero, C Baena-Oliva, ... Sensors 20 (23), 6909, 2020 | 10 | 2020 |
| Experimental and timing analysis comparison of FPGA trivium implementations and their vulnerability to clock fault injection FE Potestad-Ordóñez, CJ Jiménez-Fernández, M Valencia-Barrero 2016 Conference on Design of Circuits and Integrated Systems (DCIS), 1-6, 2016 | 9 | 2016 |
| Design and evaluation of countermeasures against fault injection attacks and power side-channel leakage exploration for AES block cipher FE Potestad-Ordóñez, E Tena-Sánchez, AJ Acosta-Jiménez, ... IEEE Access 10, 65548-65561, 2022 | 7 | 2022 |
| Hardware countermeasures benchmarking against fault attacks FE Potestad-Ordóñez, E Tena-Sánchez, AJ Acosta-Jiménez, ... Applied Sciences 12 (5), 2443, 2022 | 6 | 2022 |
| Trivium Stream Cipher Countermeasures Against Fault Injection Attacks and DFA FE Potestad-Ordóñez, E Tena-Sánchez, JM Mora-Gutierrez, ... IEEE Access 9, 168444-168454, 2021 | 3 | 2021 |
| Distance measurement as a practical example of FPGA design CJ Fernández, PP Fernández, CB Oliva, MV Barrero, FEP Ordóñez 2018 XIII Technologies Applied to Electronics Teaching Conference (TAEE), 1-4, 2018 | 2 | 2018 |
| Fault Injection on FPGA implementations of Trivium Stream Cipher using Clock Attacks FE Potestad-Ordóñez, CJ Jiménez-Fernández, M Valencia-Barrero | 2 | 2016 |
| Automated experimental setup for EM cartography to enhance EM attacks E Tena Sánchez, A Casado Galán, V Zúñiga González, ... 37th edition of the Conference on Design of Circuits and Integrated Systems …, 2022 | 1 | 2022 |
| ¿ Cómo se diseña y se implementa un circuito digital? Aplicación de conceptos teóricos sobre electrónica digital FE Potestad Ordóñez Ciclos de mejora en el aula. Año 2021: experiencias de innovación docente de …, 2022 | 1 | 2022 |
| Floorplanning as a practical countermeasure against clock fault attack in Trivium stream cipher FE Potestad-Ordóñez, CJ Jiménez-Fernández, C Baena-Oliva, ... 2018 Conference on Design of Circuits and Integrated Systems (DCIS), 1-6, 2018 | 1 | 2018 |
| Enseñanza basada en diseños propuestos por los alumnos: caso práctico CJJ Fernández, MCB Oliva, MPP Fernández, MV Barrero, FEP Ordóñez, ... Libro de actas TAEE 2022 XV Congreso de Tecnología, Aprendizaje y Enseñanza …, 2022 | | 2022 |
| Metodología de diseño para la detección de fallos en cifradores de bloques basada en códigos de Hamming FE Potestad Ordóñez, E Tena Sánchez, MP Parra Fernández, ... Sinergías en la investigación en STEM, 2022 | | 2022 |
| Design and security evaluation of secure cryptoharware (FPGA and ASIC) against hackers exploiting side-channel information E Tena Sánchez, FE Potestad Ordóñez, MP Parra Fernández, ... Sinergías en la investigación en STEM, 2022 | | 2022 |
| Diseño de probador de ICs y su efecto en la aplicación en laboratorios de electrónica ́ FEP Ordóñez, CJJ Fernández, AG Soto, MV Barrero, MCB Oliva, ... Libro de actas TAEE 2022 XV Congreso de Tecnología, Aprendizaje y Enseñanza …, 2022 | | 2022 |
| Experimental FIA Methodology Using Clock and Control Signal Modifications under Power Supply and Temperature Variations FE Potestad-Ordóñez, E Tena-Sánchez, JM Mora-Gutiérrez, ... Sensors 21 (22), 7596, 2021 | | 2021 |
| Desarrollo de un juego sobre FPGA mediante trabajo en equipo CJ Jiménez Fernández, MC Baena Oliva, MP Parra Fernández, ... TAEE 2020: XIV Congreso de Tecnologías Aplicadas a la Enseñanza de la …, 2020 | | 2020 |
| Vulnerabilidad y análisis diferencial mediante inserción de fallos de cifradores Trivium en FPGA y ASIC. FE Potestad Ordóñez | | 2019 |
Manuel Valencia-Barrero, M. ValenciaProfesor de Tecnologia Electronica de Universidad de Sevilla, miembro del IMSE-CNMVerified email at us.es
